文章 ID: 000085694 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Quartus II 软件版本 10.0 和 10.0SP1 中的"非平级"UniPHY DDR3 SDRAM 控制器是否有已知问题?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的。当您的设计实例化 Quartus® II 软件版本 10.0 和 10.0 SP1 中的"非平级"DDR3 SDRAM 控制器时,您在编译过程中可能会看到以下警告。

警告:在IP 内核名称>.sdc(500) 中忽略过滤器:*aligned_oe* 不能与时钟或管理员、注册、端口、引脚、单元或分区匹配
警告:在 < IP 内核名称>.sdc(500) 中忽略set_false_path:参数IS 不是对象 ID
信息:set_false_path -从 *aligned_oe* -to

因此,时序余量报告便是编译的。您只能找到"报告 DDR"中生成的"写入时序余量报告"。

要解决此问题,请使用"Autoleveling selection"模式。

此问题已在 Quartus® II 软件 10.1 及更高版本中解决。

 

相关产品

本文适用于 1 产品

Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。