文章 ID: 000085683 内容类型: 产品信息和文件上次审核日期: 2021 年 08 月 28 日

如何使用具有 12 位或 14 位 ADC 设备的ALTLVDS_RX宏功能？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

ALTLVDS_RX 兆功能对专用 SERDES 至高可支持 10 个去串行因子。通过将解算因数设置为 x6 来与 12 位设备连接，并使用并行接口上的连续两个 6 位词重建 12 位词。

对于 14 位 ADC 设备，使用连续两个在并行接口上使用两个 7 位词来设置 x7 模式下的ALTLVDS_RX宏功能，并重构 14 位词。

相关产品

本文适用于 22 产品

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® IV E FPGA

Cyclone® IV GX FPGA

Stratix® V GT FPGA

Cyclone® V GX FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Stratix® IV GX FPGA

Arria® II GZ FPGA

Arria® II GX FPGA

Stratix® IV GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Stratix® IV E FPGA

Cyclone® V SE SoC FPGA

说明

更多帮助？

联系支持中心

法律声明

¹

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。查看此页面的英语版本。