文章 ID: 000085651 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在 SignalTap II 文件中pll_locked信号始终较低?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果您从网络列表中选择不正确的信号,您可以观察pll_locked信号在 SignalTap® II 工具中始终较低。  将 GXB 收发器锁定信号添加到 SignalTap II 文件中时,有多种选择:pll_locked[0] 和 pll_locked。应选择pll_locked[0] 节点。 在硬件测试中,pll_locked始终较低。

 

pll_locked是总线名称,不应用于 Signaltap II。您可以在 Quartus® II 分析和合成报告中确认连接性。 在分析和合成报告文件中,有一节称为系统内调试。 本节将介绍 Quartus II 软件的实际连接。 您会发现pll_locked是一个缺失的节点,并且连接到 GND。 pll_locked[0] 是一个正确连接的信号。

相关产品

本文适用于 4 产品

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Cyclone® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。