文章 ID: 000085618 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

关键警告:PLL <pll name=""> 输入时钟 inclk[0] 无法完全补偿,因为它由远程时钟引脚馈送 <pin location="">.</pin></pll>

环境

  • 英特尔® Quartus® II 订阅版
  • PLL
  • 时钟
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    即使您将专用输入时钟针馈送至Arria II GX 设备中的 PLL,您也可以在 Quartus® II 软件版本 10.0、10.0sp1、10.1sp1 和 11.0 中收到此关键警告消息。

    有关 PLL 映射的精确输入时钟引脚,请参阅Arria II 设备中的时钟网络和 PLL表 5-6 或 5-7。如果根据这些表选择正确的时钟源,则 PLL 的输入路径将获得完全补偿。

    解决方法

    Quartus® II 软件版本 11.0sp1 中已删除此关键警告消息。

    相关产品

    本文适用于 3 产品

    Arria® FPGA
    Arria® II FPGA
    Arria® II GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。