文章 ID: 000085606 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

源同步 SERDES 是否支持 Stratix IV 设备中所有串行化和解串化因素的数据速率高达 1600 Mbps?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Stratix® IV 设备源同步 SERDES 可实现的最大可能数据速率取决于设计。 源同步 SERDES 通过使用ALTLVDS_RX和ALTLVDS_TX兆功能来实现。 您可以使用这些超级功能为您的接口选择解串化/串行化因素。

 

SERDES 的 Fmax 规格基于用于串行数据的快速时钟。 接口 Fmax 还依赖于并行时钟域,该域取决于设计,需要时序分析。

 

较高的解串化/串行化因素导致并行时钟域操作速度较慢,从而允许高数据速率接口实现时序收敛。

 

相关产品

本文适用于 3 产品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。