说明
当您在 Primetime 生成 Verilog 网络列表时，例如在 Quartus® II 软件版本 6.1 中启用 TimeQuest 时，可能会发生此错误。
当您的设计具有触发分层合成的分配（例如一个全局合成分配，以及实体上具有不同值的相同分配）时会发生此错误，这会使 Primetime EDA 网络列表 Writer 生成分层网络列表。
这个问题从 Quartus® II 软件版本 7.0 开始就得到了修复。
您还可以使用 mySupport为解决问题的 Quartus II 软件版本 6.1 请求补丁 0.24。