文章 ID: 000085604 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

内部错误:子系统:EDA,文件:wsc_hierarchy_builder.cpp,行:1928 找不到层次结构信息

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

当您在 Primetime 生成 Verilog 网络列表时,例如在 Quartus® II 软件版本 6.1 中启用 TimeQuest 时,可能会发生此错误。

当您的设计具有触发分层合成的分配(例如一个全局合成分配,以及实体上具有不同值的相同分配)时会发生此错误,这会使 Primetime EDA 网络列表 Writer 生成分层网络列表。

这个问题从 Quartus® II 软件版本 7.0 开始就得到了修复。

您还可以使用 mySupport为解决问题的 Quartus II 软件版本 6.1 请求补丁 0.24。

相关产品

本文适用于 1 产品

Stratix® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。