文章 ID: 000085548 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么我的 Cadence NCSim Cyclone V PCIe 模拟无法完成，卡在 L0？

环境

  • 英特尔® Quartus® II 订阅版
  • 模拟
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 由于使用 Cadence®NCSim 模拟 PCI Express 的 Cyclone® V 硬核 IP 时出现问题®必须更新仿真模型。
    解决方法

    要解决此问题，请下载这些文件 更新CycloneVModelFiles.zip 并替换位置内的现有文件\quartus\eda\sim_lib\cadence

    相关产品

    本文适用于 6 产品

    Cyclone® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。