文章 ID: 000085469 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

错误:ATX 凌动"<alt4gxb hierarchy="">|atx_pll",位于"HSSIPLL_" 位置<location>" 需要在"CALIBRATIONBLOCK_<位置"的位置进行校准块>"</location></alt4gxb>

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果Stratix IV GX 收发器设计将收发器通道和 ATX PLL 模块连接到不同模块,Quartus® II 软件会误生成此错误。

Stratix® IV GX 设备中的 ATX PLL 模块必须连接到校准 (CAL) 块才能接收频带差距参考电流。在某些设备封装中,每侧有两个 CAL 模块。每个 CAL 模块提供对特定收发器模块和 ATX PLL 模块的控件。

此问题将在 Quartus II 软件的未来版本中解决。

要解决此错误,至少使用一个收发器通道,该收发器通道经过与 ATX PLL 相同的校准。

例如,假设您使用的是 EP4SGX530NF45 设备。该设备每侧包含 4 个收发器模块和 2 个 ATX PLL 模块。ATX PLL R1 由 CAL block R1 校准,GXBR0 和 GXBR1 由 CAL block R0 校准。如果 ATX PLL R1 用于为分配于 GXBR0 或 GXBR1 的发射器通道提供时钟,则 Quartus II 软件生成错误。为解决编译错误,在收发器模块 GXBR2 或 GXBR3 中分配一个通道(这两个收发器模块由 CAL 模块 R1 控制)。您可以创建额外的收发器实例,或指派现有的实例来使用这些收发器模块。

相关产品

本文适用于 1 产品

Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。