说明
重新编译与 AN465 的 PCI Express® 参考设计时，会发生以下错误：
错误：pcie_sv_hip_de_hip_status_0：错误 #args：应该是"proc_quartus_synth名称"
在执行时
"proc_quartus_synth"
（程序"proc_sim_verilog"行 2）
从内部调用
"proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge"？
此错误与在 PCB 上驱动 LED 的垫圈应用层逻辑有关。创建完整的 PCIe 设计时不需要。您可以移除 Qsys 元素，并且不会丢失功能。
解决方法
移除 Qsys 组件pcie_sv_hip_de_hip_status_0。