文章 ID: 000085413 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么当我选择 clk [1] 到 [9] 作为 MegaWiputd 中ATX_PLL的输入时钟源时,会出现编译错误?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

ALTGX Megawiputd 允许最多 10 个输入参考时钟作为对ATX_PLL的源。 用户在 "Rx/Tx PLL 的选定输入时钟源"选项中为 ATX PLL 选择从 1 到 9 的值时,选项设计失败编译。 Quartus® II 软件将 产生一个错误,例如,INClk [1] ATX PLL 无法连接。

需要以下解决方法

- 选择"0"作为 ATX PLL 的输入时钟源,并

-  pll_inclk_rx_cruclk [0] 作为设计中 ATX PLL 的输入时钟源

Quartus® II 软件版本 9.1 中出现此问题,并计划修复 Quartus® II 软件版本 9.1 SP1。

相关产品

本文适用于 2 产品

Stratix® IV FPGA
Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。