文章 ID: 000085392 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

错误:无法读取文件 "<variation_name>_phy_ddr_timing.tcl":在执行"源"时无此类文件或目录<variation_name>_phy_ddr_timing.tcl" (文件 )<sub-directory>/<variation_name>_phy_ddr_timing.sdc" 行 33)</variation_name></sub-directory></variation_name></variation_name>

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 Quartus® II 软件版本 9.1 和 9.1SP1 中,   如果Arria® II GX 和 Stratix® IV 设备中的 ALTMEMPHY 或高性能控制器的 DDR2 和 DDR3 SDRAM 接口的 IP 文件未位于项目顶层目录中,则在编译过程中,sdc 脚本将无法源自"_phy_ddr_timing.tcl"文件。

 

变通方法是将 _phy_ddr_timing.tcl 的副本放置 在顶级项目目录中。

 

要使 TimeQuest 报告 DDR 命令起作用,还可以将这些 tcl 文件的副本放置在顶级项目目录中:

 

1. _phy_ddr_pins.tcl

2. _phy_report_timing.tcl

3. _ phy_report_timing_core.tcl

 

如果重新生成 IP,则需要再次复制 tcl 文件。 此问题预计将在更高版本的 Quartus II 软件中修复。

相关产品

本文适用于 4 产品

Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。