文章 ID: 000085388 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

信息 (332171):以下时钟不确定性值小于 derive_clock_uncertainty 命令应用的建议值

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

有关时钟不确定性的信息可能会在某些 UniPHY IP 应用程序中看到。

信息 (332171):以下时钟不确定性值小于 derive_clock_uncertainty 命令应用的建议值
信息(332172):将设置时钟传输从mem_cq_n[0] (Rise) 传输到 if0|pll0|pll_afi_clk(扩展)具有不确定性 0.000,低于建议的不确定性 0.090

这些消息的原因是,在这种情况下,时钟不确定性有意实现零,因为它们已经包含在时序分析的其他地方。

解决方法

建议在 UniPHY IP SDC 文件中搜索受影响时钟,并验证该类型中遵守的陈述:

# 时钟不确定性由......pathjitter 参数

set_clock_uncertainty - 来自 [ get_clocks ] 0
set_clock_uncertainty到 [ get_clocks ] 0

可以安全地忽略这些信息消息。

 

相关产品

本文适用于 4 产品

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。