对于具有 1.5 读取延迟的 QDR II SRAM,使用与 2.5 延迟的 QDR II SRAM 相同的引脚分配指南。外部内存接口手册章节 设备与引脚规划 (PDF)中的表 2-9 提供了 QDRII SRAM 设备具有 2.5 周期延迟的引脚分配指南。
将补充时钟 (CQn) 引脚连接到 CQn 引脚(而不是 DQSn 引脚),并将 CQ 引脚连接到设备上的 DQS 引脚。
对于具有 1.5 读取延迟的 QDR II SRAM,使用与 2.5 延迟的 QDR II SRAM 相同的引脚分配指南。外部内存接口手册章节 设备与引脚规划 (PDF)中的表 2-9 提供了 QDRII SRAM 设备具有 2.5 周期延迟的引脚分配指南。
将补充时钟 (CQn) 引脚连接到 CQn 引脚(而不是 DQSn 引脚),并将 CQ 引脚连接到设备上的 DQS 引脚。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。