文章 ID: 000085337 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在 Stratix III 和 Stratix IV 设备中启用并行 OCT 时,差分 SSTL 或 HSTL 输入的常见模式电压级别会发生变化?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Quartus® II 软件版本 8.1 和 9.0 错误地禁用差分输入的负针上的 Parallel OCT。即使启用了并行 OCT,使用差分 IO 标准 SSTL 或 HSTL 时也出现此问题。

此问题仅影响 Stratix® III 和 Stratix IV 设备。

要在 Quartus® II 软件版本 8.1 或 9.0 中修复此问题,下载并安装以下补丁之一:

Quartus® II 8.1 补丁 0.55(PC 版)

面向 PC readme.txt 的 Quartus II 8.1 Patch 0.55

Quartus® II 8.1 补丁 0.55 Linux 版

Quartus® II 8.1 Patch 0.55(Linux readme.txt 版)

 

Quartus® II 9.0 补丁 0.03(PC 版)

面向 PC readme.txt 的 Quartus II 9.0 Patch 0.03

Quartus® II 9.0 补丁 0.03(Linux 版)

Quartus® II 9.0 补丁 0.03(Linux readme.txt 版)

此问题计划在 Quartus II 软件的未来版本中解决。

相关产品

本文适用于 1 产品

Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。