文章 ID: 000085334 内容类型: 错误讯息 上次审核日期: 2012 年 09 月 11 日

Error (175020):对区域的引脚非法限制:区域内没有有效位置

环境

    英特尔® Quartus® II 订阅版
    带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Arria® V 设备中,某些差分对在 DQ 组中只有一个信号。

当此类的差分对用于 UniPHY IP 中的内存时钟时,在 Quartus® II 软件版本 11.1 版本中,布局实现成功拟合。但是,在 Quartus® II 软件版本 12.0 版本中,放置位置导致以下 fitter 错误消息:

Error (175020):对区域的引脚非法限制:区域内没有有效位置

解决方法

在 UniPHY IP 文件 xxx_addr_cmd_pads.v 中,找到 localparam 声明USE_ADDR_CMD_CPS_FOR_MEM_BK ,并将其从错误更改为真实。

重新编译项目。

关于优化时序的建议是将内存时钟差分的两个引脚放置在 DQ 组中,但是在 Quartus II 软件的未来版本中,当只有一个引脚在 DQ 组时,也应成功安装。

相关产品

本文适用于 2 产品

Arria® V FPGA 和 SoC FPGA
Arria® V GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。