文章 ID: 000085319 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

与 Arrix II GX 设备相比，Arria V 设备对 HSTL 和 SSTL 引脚是否具有类似的 I/O 布局限制？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不，与 Arrix II GX 设备相比，Arria® V 设备对 HSTL 和 SSTL 引脚没有类似的 I/O 布局限制。

您可以在 Arria V 设备 I/O 组中利用所有可用的 HSTL 和 SSTL 输出/双向引脚。

关于Arria II GX 设备的 I/O 布局限制，请参阅 Arria II 设备产品家族引脚连接指南 （PDF）。

相关文章

相关产品

本文适用于 8 产品

Arria® V GT FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Stratix® V GX FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。