文章 ID: 000085316 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在启用所有时钟后,我设计的功耗估算值与时钟启用后所启用的功耗估算幅度几乎相同?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

对于内核和 IO 寄存器,禁用时钟启用 (CE) 将阻止寄存器切换,但时钟树将继续切换,从而降低功耗。 由于时钟树是一个大的功耗来源(比它们切换的寄存器大得多),因此平均而言,在寄存器禁用 CES 后,您应该期望功耗发生适度的变化。 但是,通过使用时钟使您可以阻止块的输出切换,因此还可以保存与切换路由取消限制或由该块馈送的任何下游组合逻辑相关联的动态功耗。

对于 RAM 模块,其大部分功率来自时钟 RAM 以及当您不时钟时,RAM 消耗的功率可忽略不计。 因此,当在 RAM 上使用时钟启用时,您可能会看到更明显的差异。

总之,每种设计都是独一无二的,尽管某些设计不会像其他设计那样从时钟启用中获得巨大优势,但Altera建议您使用 CES 并对其设计有效性进行评估。

虽然本解决方案可以帮助解释两个带有 CES 开启和关闭 CES 的完全相同设计的行为,但并不是为了为您的特定设计指定或推荐功耗。 在所有情况下,请确保模拟您的功率,以预测特定于芯片的功耗。

相关产品

本文适用于 1 产品

Stratix® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。