文章 ID: 000085296 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我在模拟Altera_PLL 超功能时会看到不正确的输出时钟频率？

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 由于 Quartus® II 软件到版本 12.0 中的模拟模型出现错误，如果Altera_PLL 宏功能中启用了多个输出时钟，模拟结果可能会显示不正确的输出频率。 这只会影响模拟中输出时钟频率的计算，硬件不会受到影响。
解决方法 Quartus® II 软件 12.0sp1 版本解决了此问题。

相关产品

本文适用于 10 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。