关键问题
说明
这个问题会影响 DDR2、DDR3 和 LPDDR2 产品。
一款针对 Cyclone V 设备的设计，既有 HPS 内存
接口和FPGA硬核或软核内存控制器，可能会遇到
由于脚本中的限制而出现错误 pin_assignments.tcl 。
如果在操作之前运行 HPS pin_assignments.tcl 脚本
FPGA pin_assignments.tcl ，引脚的 I/O 分配 RZQ
在 HPS 上可以被 FPGA 脚本覆盖，导致
与以下类似的错误消息：
Error (175001): Could not place pin
Info (175028): The pin name: _hps_oct_rzqin
Error (184016): There were not enough single-ended input pin locations available
(5 locations affected)
解决方法
此问题的解决方法是手动更改 I/O
运行 HPS RZQ 引脚 SSTL-15
CLASS I 后的标准分配 pin_assignments.tcl
两个接口。
此问题将在将来的版本中修复。