文章 ID: 000085277 内容类型: 产品信息和文件 上次审核日期: 2015 年 01 月 01 日

如何在 英特尔® Quartus® II 软件版本 14.1 中启用 HPS 用户时钟 2?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 英特尔® Quartus® II 软件版本 14.1 中存在问题,无法从 Qsys 中的 HPS Megawizard 启用 HPS 用户时钟 2。

    解决方法

    要在 英特尔® Quartus® II 软件版本 14.1 中变通解决此问题,请执行以下步骤:

    启用 HPS 用户时钟 2

    1. 保存您的 Qsys 项目,然后退出 Qsys
    2. 在文本编辑器中打开包含 HPS 实例的 .qsys 文件<项目名称>.qsys
    3. 搜索参数 S2FCLK_USER2CLK_Enable,并将其设置为 true
      <参数名称=“S2FCLK_USER2CLK_Enable” 值=“true” />
    4. 保存 .qsys 文件
    5. 在 Qsys 中打开项目并生成系统

    注意:如果在 Qsys 中编辑了 HPS 参数,则可能需要重复上述步骤。

    设置 HPS 用户时钟 2 的频率

    必须按照 Quartus II 软件 13.1 及更早版本使用的预加载器自定义时钟流程手动设置 HPS 用户时钟 2 的频率。此流程更新生成的 BSP 交付文件 software/<bsp name>/generated/pll_config.h

    有关更多详细信息,请参阅以下 Rocketboards 页面: http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization131

    然后,应将如下所示的时钟约束添加到任何 .sdc 文件中。确保 .sdc 文件的来源应位于 .qip 文件之后。

    create_clock -period <HPS 用户时钟 2 周期> [get_pins -compatibility_mode *|fpga_interfaces|clocks_resets|h2f_user2_clk]

    相关产品

    本文适用于 5 产品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。