文章 ID: 000085164 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

对于 UniPHY 控制器,全局重置信号的"最小脉冲宽度计时规范"是什么?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

UniPHY 控制器的全球重置连接到 PLL 复位端口。因此,对于您的设备,PLL 复位端口最小脉冲宽度 (tARESET) 将是最小脉冲宽度时序规范。
例如,Stratix® IV 和 Stratix® V 设备的 tARESET 为 10n。

相关产品

本文适用于 7 产品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。