文章 ID: 000085162 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么 TimeQuest 时序分析器在运行derive_pll_clocks命令后会生成不正确的 PLL 输出时钟频率?

环境

  • 英特尔® Quartus® II 订阅版
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 11.1 SP2 及更早版本出现问题 derive_pll_clocks ,TimeQuest 时序分析器中的命令可能会为某些 PLL 配置生成频率不正确的时钟。此问题会影响针对 Arria® V、Cyclone® V 和 Stratix® V 设备的设计。

    如果该 derive_pll_clocks 选项使用命令 -create_base_clocks ,则输入时钟频率可能为正确频率的一半。如果输入时钟已由用户定义,则 PLL 输出时钟可能是正确频率的两倍。

    此问题仅影响时序分析。在设备上实施的 PLL 具有正确的乘法或分部因素。

    解决方法

    如果您的 PLL 实施有描述的问题,请手动约束 PLL 时钟。将 derive_pll_clocks 命令替换为create_clock和 create_generated_clock 命令。

    这个问题从 Quartus® II 软件版本 12.0 开始就得到了修复。

    相关产品

    本文适用于 14 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。