说明
Cyclone® V 设备中的 PLL 条带可用于收发器应用和内核逻辑阵列中的通用使用。但是,LVDS SERDES 发射器/接收器 IP (ALTLVDS_TX/RX) 使用的高速时钟网络无法从 PLL 条带访问。
环境
BUILT IN - ARTICLE INTRO SECOND COMPONENT