文章 ID: 000085150 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

错误:启用 SERDES 接收器或发射器凌动的输入端口"rx_0"必须由快速 PLL 的时钟输出端口驱动

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    Quartus® II 软件版本 10.0 SP1 中的ALTLVDS_RX大功能错误地将 rx_enable 针设置为外部 PLL 模式std_logic_vector(0 下至 0)。应std_logic相关语法。

    解决方法

    提供修补程序以修复 Quartus® II 软件版本 10.0 SP1 的此问题。从下面的相应链接下载并安装 Patch 1.114。

    Quartus® II 软件 10.1 版解决了此问题。

    相关产品

    本文适用于 4 产品

    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® III FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。