文章 ID: 000085143 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

当任何 PLL 输入时钟都不是在 Cyclone III 设备中切换时，手动时钟切换和手动覆盖是否正确运行？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不可以，只有当 PLL 输入 inclk0 和 inclk1 都在Cyclone® III 设备中切换时，手动时钟切换和手动覆盖才能正常运行。PLL 需要 inclk0 和 inclk1 的时钟边缘将输入时钟从主时钟更改为辅助时钟。

这适用于支持手动时钟切换的所有设备家族。

相关产品

本文适用于 10 产品

Cyclone® III FPGA
Cyclone® II FPGA
Stratix® FPGAs
Stratix® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。