文章 ID: 000085135 内容类型: 故障排除 上次审核日期: 2015 年 09 月 28 日

使用基于 UniPHY 的硬核内存控制器时，为什么会出现 MPFE 模块上端口之间的时序违规？

环境

  • 英特尔® Quartus® II 软件
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    您可能会发现 MPFE 模块上的端口之间使用不同的时钟频率时序违规，因为 Quartus®II 软件不会自动切断这些时序路径。

    解决方法

    在基于 UniPHY 的硬核内存控制器中，MPFE 端口之间没有路径。可以使用 set_clock_groups 或 set_false_path SDC 命令安全地切断故障路径。有关 SDC 命令的更多信息，请参阅 Quartus® II TimeQuest 时序分析器 （.PDF） 文档。

    相关产品

    本文适用于 10 产品

    Arria® V GT FPGA
    Arria® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。