文章 ID: 000085107 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在读写请求之后avl_ready去维护?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用 DDR3 UniPHY 四分之一速率控制器时,您可以注意到avl_ready在收到读写请求后立即降低。这会导致控制器读写效率变差。

    四分之一速率控制器存在一个已知问题,在此问题表明,在以下avl_ready脉冲命令(突发命令大小大于一个)。控制器去表明avl_ready有一个周期停止Avalon命令队列。

    解决方法

    该变通办法是使用一个突发大小来实现最大效率,或使用更大的突发大小(如 32 或 64)将一个周期的停止效果降至最低。

    此问题将在 Quartus® II 软件的未来版本中解决。

    相关产品

    本文适用于 8 产品

    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA
    Stratix® III FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。