文章 ID: 000085101 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

在实施具有解层化系数为 2 的 altlvds 宏功能时,我是否可以使用外部 PLL 选项?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不可以。当您的解压系数为 2 时,SERDES 被绕过,功能在双数据速率 (DDR) 寄存器中实施。使用外部 PLL 选项至少需要 4 的解层化系数。

相关产品

本文适用于 2 产品

Stratix® II FPGA
Stratix® II GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。