文章 ID: 000084974 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

将 10GBASE-R PHY IP 的rx_hi_ber和rx_block_lock信号同步到哪个时钟域？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

10GBASE-R PHY IP 的rx_hi_ber和rx_block_lock信号与phy_mgmt_clk信号同步。

相关产品

本文适用于 5 产品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GT FPGA
Arria® V GZ FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。