文章 ID: 000084964 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

使用软核内存控制器的 DDR2 接口在针对 V 或 Arria Cyclone V 设备的目标时可能无法关闭时序

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    这个问题会影响 DDR2 和 LPDDR2 产品。

    使用软核内存控制器的接口可能无法关闭 Arria V 和 Cyclone V 设备上的定时。

    解决方法

    此问题的解决方法是使用不同的 fitter 种子。

    此问题将在将来的版本中修复。

    相关产品

    本文适用于 2 产品

    Arria® V FPGA 和 SoC FPGA
    Cyclone® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。