文章 ID: 000084951 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

对于Stratix II 设备中的 QDR II SRAM 传统控制器读取捕获寄存器,TimeQuest 等效的 SDC 限制有哪些?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

对于 QDRII SRAM 传统控制器来说,等效的 TimeQuest SDC 限制在 startix® II 设备中读取捕获::

set_max_delay -0.2 -从 * 到 resync*
set_min_delay -1.6 -从 * 到 resync*

Quartus® II 软件静态时序分析 (TAN) 中的这些限制包括:

set_instance_assignment名SETUP_RELATIONSHIP–0.2 ns"-从* – 到 resync*
set_instance_assignment名HOLD_RELATIONSHIP"– 1.6 ns"-从* – 到 resync*

相关产品

本文适用于 1 产品

Stratix® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。