说明
如果您打开"生成 2 总线宽度生成电源"选项，则在生成基于 UniPHY 的 DDR2 SDRAM、DDR3 SDRAM、QDRII SRAM 和 RLDRAMII 控制器时，会看到本地Avalon接口数据宽度和内存接口数据宽度不匹配。此选项在 SOPC Builder 中实施 QDRII IP 时使用，因为 SOPC Builder 不支持总线宽度，而非功率 2。因此，如果您没有在 SOPC Builder 中实施您的设计，您不应打开此选项。打开此选项后，Avalon-MM 端数据总线宽度被舍入到最近的功率 2。
例如，如果您生成了一个 36 位半速率 QDRII SRAM 接口，突发率为 4，则期望 IP 生成 144 位宽的 Avalon-MM 端数据总线，但如果已打开选项"生成 2 个总线宽度的功率"，IP 不会生成 128 到 143 位的连接。用户数据不能写入这些位，并从这些位读取。 被转移的本地数据位与完全断开连接的特定数据引脚不相对应，而是相对应于更多数据引脚之间传输的一小部分。例如，借助 36 位半速率接口，由于 DQ 引脚与本地接口的映射，16 针（DQ 引脚 20 到 35）上的数据在一半时间内将忽略不计。
DQ0 被映射为 0、36、72、108 本地比特
.
.
.
DQ34 被映射为 34、70、106、142 和
DQ35 被映射到 35， 71， 107， 143
因此，要忽略位 128 到 143，16 针的数据会在一/4 的时间内被忽略。