说明
如果您使用 66：40 变速箱实例实例的多个副本，Quartus® II 软件将多个 fPLL 合并到一个实体（如果可能）。完成此功能后，Quartus® II 软件将对已从设计中移除的 fPL 报告这一关键警告。
解决方法
可以，您可以安全地忽略 Stratix® V GX/GS/GT FPGA Arria® V GZ FPGA 收发器中 66：40 变速率中使用的 fPLL 报告DIV_CLK关键警告。