文章 ID: 000084848 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么 PCIe 内核退回 Type0 配置读取请求不受支持的请求?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

当 PCIe® 内核配置为端点 (EP) 时,配置空间中的 Completer ID 由 Type0 配置写入请求 (CfgWr0) 分配。后续的 Type0 配置读取请求 (CfgRd0) 必须在 TLP 标题格式的第三个 dword 中使用此完整 ID。

如果主机发送具有完成 ID 的 CfgRd0 请求与以前的 CfgWr0 提供的值不同,内核将以不受支持的请求完成消息回复。

要修复此问题,请确保 CfgRD0 请求中的完整 ID 必须与其以前的 CfgWr0 所指定值相同。

相关产品

本文适用于 6 产品

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。