文章 ID: 000084818 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在 Stratix III 或 Stratix IV 设备中以 x4 模式实施 DDR3 SDRAM 控制器时，我有必要在 DDR3 SDRAM 高性能控制器或 Altmemphy IP Megawiframed 中禁用 DM 引脚生成？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 在Stratix® III 或 Stratix IV 设备中以 x4 模式实施 DDR3 SDRAM 控制器时，您必须禁用 DDR3 SDRAM 高性能控制器或 Altmemphy IP Megawistreamd 中的 DDR3 SDRAM 控制器，因为 x4 DQS 组没有足够的引脚来包含 DM 引脚。

相关产品

本文适用于 4 产品

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。