说明
由于 Quartus® II 软件出现问题，ModelSim 仿真软件在编译由 State Machine Editor 创建的 SystemVerilog 代码时可能会生成此错误。由 State Machine Editor 创建的代码不符合 SystemVerilog 规范。但是，请注意，Quartus® II 合成不会为该代码生成错误。
解决方法
要解决问题，编辑 State Machine Editor 创建的 SystemVerilog 代码。将信号声明更改为可变类型，例如 reg 。
此问题计划在 Quartus II 软件的未来版本中解决。