说明
差分 SSTL 和 HSTL 针对Stratix®和Stratix GX 设备采用独特的实施，具体取决于所需的功能类型（输入、输出、时钟等）。下面的列表详细介绍了具体情况。
差分 HSTL 专用时钟:
输入：差分 HSTL 时钟输入使用专用的差分缓冲区（无 VREF 关联）。因此， 差分 HSTL 输入不受影响单端信号的填充放置规则的约束。此外，差分 HSTL 时钟输入 不 根据将应用到其他差分信号（如 LVDS）的焊垫布局规则。
输出：差分 HSTL 时钟输出使用两个单端输出实施，必须遵守单端焊盘布局规则，不受差分限制。
差分 HSTL 专用时钟:
输入：差分 HSTL 时钟输入使用专用的差分缓冲区（无 VREF 关联）。因此， 差分 HSTL 输入不受影响单端信号的填充放置规则的约束。此外，差分 HSTL 时钟输入 不 根据将应用到其他差分信号（如 LVDS）的焊垫布局规则。
输出：差分 HSTL 时钟输出使用两个单端输出实施，必须遵守单端焊盘布局规则，不受差分限制。
差分 SSTL 专用时钟:
输入：不支持。
输出：差分 SSTL 专用时钟输出与差分 HSTL 时钟输出完全实现。请参阅上文以了解更多信息。
差分 SSTL/HSTL 非专用 I/O:
通过使用两个单端 HSTL 或 SSTL 输入或输出，在常规 IO 上实现差分 HSTL 或 SSTL 支持（有时称为假差分）。此外，由于这些实际上是模拟差分的单端信号，这些信号受单端焊盘布局限制的制约，不遵守差分限制。