文章 ID: 000084779 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Altera®设备建议的提升和减少时间规格是什么?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

所有较新的Altera设备家族在数据表中没有提升或降低时间规格。请参阅 《输入信号边缘速率指南 》(PDF) 白皮书。

保持线性区域中的晶体管会导致高于正常电流 draw,但不会对设备造成损坏。

输入时钟边缘速度慢时,可能会在主板上和设备上拿起过多的开关噪声,可能会出现潜在的信号完整性问题,例如时钟慢速边缘噪音过大导致的误触发。

时钟边缘速度很快时,时钟所产生的噪声能量会不够强大,无法导致误触发等逻辑问题。时钟的最大提升/降低时间取决于应用。

相关产品

本文适用于 1 产品

Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。