如果我在银行使用顶级 ATX PLL，而 ATX PLL 支持 Stratix® V 的数据速率，我是否可以忽略 ATX PLL 范围的关键警告？

可以，您可以忽略该警告。当您在组件中使用Stratix® V 的顶部 ATX PLL，ATX PLL 支持数据速率时，Quartus®II 也可能会显示临界警告。这是为了提醒您某些 ATX PLL 位置或某些速度等级设备不能支持 VCO 频率。以下显示"关键警告"。

关键警告 （11107）：ATX PLL 节点 "low_latency_serdes：inst|altera_xcvr_low_latency_phy：low_latency_serdes_inst|sv_xcvr_low_latency_phy_nr：sv_xcvr_low_latency_phy_nr_inst|sv_xcvr_10g_custom_native：sv_xcvr_10g_custom_native_inst|sv_xcvr_plls：sv_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_pls|pll[0].pll.atx_pll.tx_pll"使用当前不支持的 VCO 频率。   请参阅 StratixV 规格文档。

Quartus® II 软件版本 12.0cb/12.0_174/12.0_178 可能存在此问题，计划在 Quartus® II 软件版本的未来版本中修复