文章 ID: 000084748 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

当在 Quartus II 项目中启用快速重新编译时，为什么我会在 QDR II 接口中看到设置时序违规？

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® II 软件版本 11.0 SP1 及更早版本中的快速重新编译功能出现问题，您可能会在从 DDIO 输入寄存器（在 I/O 单元中实施）到 FPGA 核心的通道上看到 QDR II 接口中的设置时序违规。

典型故障路径的示例如下：

从：
|memphy_top_inst|umemphy|uio_pads|uread_pads|read_capture[0].uread_dq_dqs|input_dq_3_ddio_in_inst|regouthi

自：
|memphy_top_inst|umemphy|uread_datapath|read_buffering[0].read_subgroup[1].uread_fifo|data_stored*

为了避免此问题，关闭快速重新编译功能。

此问题计划在 Quartus II 软件的未来版本中解决。

解决方法

 

相关文章

相关产品

本文适用于 1 产品

英特尔® 可编程设备

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。