文章 ID: 000084696 内容类型: 故障排除 上次审核日期: 2012 年 09 月 11 日

为什么Stratix® IV GX/GT 收发器 CDR 配置为自动锁定模式,保持除 PCIe 模式之外的其他任何模式中表明rx_freqlocked信号?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如欲了解Stratix® IV GX/GT CDR 单元为何可能在 PCIe 模式之外的其他模式下保留 rx_freqlocked 显示的信号,请参阅 Stratix IV GX Errata Sheet (PDF)Stratix IV GT Errata Sheet (PDF)

    解决方法

    提供补丁,为 Quartus® II 软件版本 9.1 SP2 和 10.0 SP1 提供软件解决方案。从以下链接下载并安装相应的补丁。解决此问题的软件解决方案已完全集成到 10.0 SP1 以后的 Quartus II 软件版本中,因此无需补丁安装。

    请注意,软件补丁与下面指出的某些先前补丁不兼容。如果您使用的是以下不兼容补丁之一,请查看涉及图 1 和下面描述的重置序列的替代解决方案,或者在需要兼容的补丁时 mysupport.altera.com 提交服务请求。

     

     

    如果收发器是在基本模式下配置的,并且需要 rx_signaldetect 信号(例如,对于 SATA 或 SAS 协议),您必须重新运行参数编辑器,重新生成 IP 功能并重新编译设计。您也可以从命令行运行以下内容以重新生成 IP 功能,而无需使用参数编辑器:

    qmegawiz -silent

    其中 altgx_file 是 IP 函数实例文件的名称。

    如果收发器是在任何其他模式中配置,但 PCIe 模式除外,而且 rx_signaldetect 不需要信号,则可以重新运行 Quartus II 软件组装程序步骤,而无需执行完整的编译。

    替代解决方案

    作为上述软件解决方案的替代方法,您可以应用以下所述的重置序列解决方案,并在图 1 波形中演示,以解决问题。

    图 1。重置序列波形

    1. 表明信号 rx_analogresetrx_digitalreset 信号。
    2. 信号 rx_freqlocked[0..n-1] 会变低,表明收发器锁定到参考时钟(锁定参考)。
    3. rx_analogreset分离信号。在发出rx_analogreset信号之前,请确保接收器输入处是否存在数据。
    4. 信号 rx_freqlocked[0..n-1] 会高企,表明收发器正在锁定至数据。
    5. 最后一个rx_freqlocked信号进入高时后,大约 4 μs (tLTD_Auto),拆解rx_digitalreset信号。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。