文章 ID: 000084692 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么 TimeQuest 时序分析器除了需要使用的时钟之外，还会报告 8 个额外生成的时钟，用于 Altera_PLL 大功能？

环境

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

对于使用 Altera_PLL 超级功能的设计，TimeQuest 时序分析器Report Clocks 任务除设计中使用的时钟外，还显示 8 个额外的时钟。这些时钟代表 PLL 的 VCO 的八个水龙头，并为所有可分形 PLL 报告。使用 ALTPLL 宏功能的设备家族没有可分形的 PLL，并且不报告这些附加时钟。另外八个时钟具有以下时钟命名规范：

|fpll|vcoph[0..7]

相关产品

本文适用于 15 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。