说明
您将看到 DDR3 SDRAM 控制器 IP 与 Quartus 中 UniPHY 正在生成端口csr_debugaccess和csr_burst_count端口® 启用了配置和状态寄存器 （CSR） 选项时，II 软件版本 11.0。即使 CSR 端口未启用这些端口，它们也会被导出。
您可以将 csr_debugaccess 绑到 0 和 csr_burst_count 1。
这两个信号的定义在 Avalon接口规范 （PDF） 文档中。
未来的 IP 版本中将移除端口。