文章 ID: 000084670 内容类型: 错误讯息上次审核日期: 2021 年 08 月 28 日

错误（10207）：Verilog HDL 错误： <file>：无法解决对对象的参考问题 "<signal>"</signal></file>

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

如果您参考 Verilog HDL 中的低级信号，使用 IEEE 标准 Verilog 硬件描述语言 第 12.4 节中的分层名称，您可能会看到此错误。Quartus® II 软件在模拟之外不支持此语法。

解决方法 为了避免此错误，修改较低级别模块的输出端口列表以直接带出信号。