文章 ID: 000084638 内容类型: 故障排除 上次审核日期: 2014 年 06 月 30 日

在模拟 Stratix® V 重配置控制器时,为什么我的 ATX 校准寄存器都显示为“DEADBEEF”?

环境

    英特尔® Quartus® II 订阅版
    L-Tile H-Tile 收发器 ATX PLL 英特尔® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不支持在 Stratix® V GX 设备中模拟收发器 ATX PLL 校准寄存器。然而,校准过程在硅中功能齐全。

解决方法

不应在仿真中尝试访问这些寄存器。

相关产品

本文适用于 4 产品

Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V FPGA
Stratix® V GS FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。