文章 ID: 000084549 内容类型: 故障排除 上次审核日期: 2021 年 09 月 02 日

在 PLL 的锁定端口在获取输入参考时钟锁的过程中是否处于切换过程？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

假设 PLL 的输入参考时钟稳定，当 PLL 建立锁时，PLL 锁定的信号不会切换。 Stratix® V、Stratix IV、Stratix III、Arria® 10、Arria V、Arria II、Cyclone® V、Cyclone IV 和 Cyclone III 设备中的通用 PLL 有一个强化的加密过滤器，可防止锁定端口切换。

相关产品

本文适用于 1 产品

英特尔® 可编程设备

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。