文章 ID: 000084543 内容类型: 错误讯息 上次审核日期: 2013 年 09 月 10 日

关键警告 （169244）：在存在专用 LVDS、RSDS 或微型 LVDS 输出的银行中，单端输出或双向引脚的总数超过建议的量。

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    对在 Quartus® II 软件版本 13.0sp1 中使用差分和单端 I/O 标准在同一 I/O 组中使用Cyclone® V 设备的设计，将生成此警告。但是，如果银行只包含单端 I/O 引脚，也可能会误生成此警告。

    解决方法

    如果仅包含单端 I/O 标准的银行中没有 LVDS、RSDS 或微型 LVDS 信号，则可以忽略此警告。

    关键警告计划在 Quartus® II 软件版本 14.1 中进行修复，因此仅在有效情况下生成。

    相关产品

    本文适用于 6 产品

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。