文章 ID: 000084514 内容类型: 故障排除 上次审核日期: 2015 年 01 月 26 日

我应该对MAX®10 内部振荡器生成的时钟信号应用哪些时序限制?

环境

  • 英特尔® Quartus® II 软件
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    根据您的最大®内部振荡器配置,您应该在以下两个时序限制中应用之一:

    时钟频率设置为 116MHz:

    create_clock -name test -period 116MHz [get_pins -兼容性 {<path to instancve>|int_osc_0|oscillator_dut|clkout}]

    时钟频率设置为 55MHz:

    create_clock -name test -period 55MHz [get_pins -兼容性 {<path to instancve>|int_osc_0|oscillator_dut|clkout}]

    解决方法

    这一限制将在 Quartus® II 软件的未来版本中自动添加。

    英特尔® Quartus®软件 15.0 版解决了这一问题

    相关产品

    本文适用于 1 产品

    英特尔® MAX® 10 FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。