文章 ID: 000084504 内容类型: 故障排除 上次审核日期: 2019 年 02 月 15 日

当在 Cyclone® IV GX 设备的模拟过程中声称rx_analogreset时,收发器为何pll_locked信号分解?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Cyclone® IV GX 设备的模拟过程中,由于模拟模型错误,当 rx_analogreset 时,收发器pll_locked信号拆卸器。

收发器 rx_analogreset 信号错误地重置 MPLL,并导致 pll_locked 信号在 Quartus® II 软件版本 9.1-SP2 中分解。

以下补丁可用于修复此问题:

此问题已在 英特尔® Quartus® Prime 软件 v16.0 中解决。

解决方法

此问题在 Quartus Prime 软件 16.0 中解决。

相关产品

本文适用于 1 产品

Cyclone® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。