文章 ID: 000084476 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么三速以太网 IP 内核在半双工模式下运行时无法正确报告碰撞？

环境

    以太网
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

三速以太网 （TSE） IP 核可能无法正确维护EXCESS_COL （位 11）和 LATE_COL （位 12） 字段 Command_Config 注册和rx_err[5] 碰撞错误信号。

解决方法

此问题计划在 IP 核的未来版本中修复。

相关产品

本文适用于 32 产品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
英特尔® Arria® 10 GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
英特尔® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
英特尔® Arria® 10 SX SoC FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Arria® V SX SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。